CMOS输入缓冲电路

摘要：

本发明提供低电压动作且低消耗电流的CMOS输入缓冲电路。构成为包括：耗尽型NMOS晶体管，其漏极与电源端子VDD连接，栅极与输出端子连接；PMOS晶体管，其源极与耗尽型NMOS晶体管的源极连接，漏极与输出端子连接，栅极与输入端子连接；以及NMOS晶体管，其源极与基准端子GND连接，栅极与输入端子连接，漏极与输出端子连接。

专利类型：发明专利

申请/专利号：CN201010227574.4

申请日期：2010-07-05

公开/公告号：CN101944903A

公开/公告日：2011-01-12

主分类号：H03K19/0185(2006.01)I

申请/专利权人:精工电子有限公司

发明/设计人:宇都宫文靖

主申请人地址:日本千叶县千叶市

专利代理机构:中国专利代理(香港)有限公司 72001

代理人:何欣亭%徐予红

国别省市代码:日本;JP

权利要求：

一种CMOS输入缓冲电路，将对输入端子输入的小于CMOS电平的信号变换为CMOS电平的信号后在输出端子输出，其特征在于包括：被供给CMOS电平的电压的电源端子VDD及基准端子GND；第一耗尽型NMOS晶体管，其漏极与所述电源端子VDD连接，栅极与所述输出端子连接；第一PMOS晶体管，其源极与所述第一耗尽型NMOS晶体管的源极连接，漏极与所述输出端子连接，栅极与所述输入端子连接；以及NMOS晶体管，其源极与所述基准端子GND连接，栅极与所述输入端子连接，漏极与所述输出端子连接。