振荡电路以及记录装置

摘要：

一种振荡电路以及记录装置，所述振荡电路包括：n个环振荡器，其每个由环状连接的m个延迟元件形成，m为等于或大于2的整数，n为等于或大于2的整数；以及相位耦合的环；所述记录装置包括：记录介质；光记录部分，被配置为响应于多相写时钟而将信息写入所述记录介质中或写在所述记录介质上；以及写策略部分，被配置为将多相写时钟提供至所述光记录部分。

专利类型：发明专利

申请/专利号：CN201010220854.2

申请日期：2010-07-01

公开/公告号：CN101951242A

公开/公告日：2011-01-19

主分类号：H03K3/03(2006.01)I

申请/专利权人:索尼公司

发明/设计人:藤原彻哉;原田真吾

主申请人地址:日本东京都

专利代理机构:北京市柳沈律师事务所 11105

代理人:黄小临

国别省市代码:日本;JP

权利要求：

一种振荡电路，包括：n个环振荡器，其每个由环状连接的m个延迟元件形成，m为等于或大于2的整数，n为等于或大于2的整数；以及相位耦合的环，其由k个不同类型的相位耦合元件形成，其中所述k个不同类型的相位耦合元件被配备在第i级环振荡器中的第j级延迟元件的输出与以下项之间：第(i+a)级环振荡器的第(j+b)级延迟元件的输出，但是在(j+b)＞m的情况下为第(i+a)级环振荡器的第(j+b?m)级延迟元件的输出；或者在(i+a)＞n的情况下，第(i+a?n)级环振荡器的第(j+b+1)级延迟元件的输出，但是在(j+b+1)＞m的情况下为第(i+a?n)级环振荡器的第(j+b+1?m)级延迟元件的输出，其中i为满足1≤i≤n的整数，j为满足1≤j≤m的整数，a为作为当k除以n时的余数的整数，k为满足1≤k≤(m·n/2)的整数，b为作为当k除以n时的商的整数。