一种数字电路实现多路比较的方法和装置

摘要：

本发明公开了一种数字电路实现多路比较的方法和装置，此方法包括：使用M级比较模块实现N个原始信元的比较，M大于等于2，N大于等于2，所述方法包括：将所述N个原始信元分成P1组，分别输入第1级比较模块的P1个全比较器中，每个全比较器对输入到其中的若干个信元进行全比较后输出满足比较法则的一个信元，第1级比较模块共输出P1个信元；对i＝1...M-1，将第i级比较模块的Pi个全比较器输出的共Pi个信元分成Pi+1组，分别输入到第i+1级比较模块的Pi+1个全比较器，输出Pi+1个信元；PM＝1；第M级比较模块的输出信元为最终比较结果。本发明大大降低了比较器资源的使用，优化了时序，使得在ASIC和FPGA中的硬件实现变得可行。

专利类型：发明专利

申请/专利号：CN201010212191.X

申请日期：2010-06-18

公开/公告号：CN102291107A

公开/公告日：2011-12-21

主分类号：H03K5/24(2006.01)I

申请/专利权人:中兴通讯股份有限公司

发明/设计人:王惠忠

主申请人地址:518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部

专利代理机构:北京安信方达知识产权代理有限公司 11262

代理人:李健%龙洪

国别省市代码:广东;44

权利要求：

一种数字电路实现多路比较的方法，其特征在于，包括：使用M级比较模块实现N个原始信元的比较，M大于等于2，N大于等于2，所述方法包括：将所述N个原始信元分成P1组，分别输入第1级比较模块的P1个全比较器中，每个全比较器对输入到其中的若干个信元进行全比较后输出满足比较法则的一个信元，第1级比较模块共输出P1个信元；对i＝1...M?1，将第i级比较模块的Pi个全比较器输出的共Pi个信元分成Pi+1组，分别输入到第i+1级比较模块的Pi+1个全比较器，输出Pi+1个信元；PM＝1；第M级比较模块的输出信元为最终比较结果。