一种联合不等能力保护和串扰避免的片上总线编码

摘要：

本发明提出了一种基于联合不等能力保护码和串扰避免码的综合码。其中，针对基于NoC存储转发路由策略的信息包结构，通过调节校验矩阵(H矩阵)的线性依赖性，不等能力保护码对信息具有相邻双比特检错和单比特纠错能力，同时对信息包头部分有双比特的纠错能力，从而可以更好地保护信息包头所含的重要路由信息。不等能力保护码后级联串扰避免码，可以避免一些大延时和高功耗的总线过渡，从而可以很好地改善串扰对总线功耗和延时的影响。本发明通过基于统一编码框架将不等能力保护码和串扰避免码联合起来得到一种综合码(称为SEC-DAED-SDAEC+DAP码)，该综合码同时具有不等能力保护码的差错控制特性和串扰避免码的串扰避免特性。

专利类型：发明专利

申请/专利号：CN201010028082.2

申请日期：2010-01-13

公开/公告号：CN102130691A

公开/公告日：2011-07-20

主分类号：H03M13/11(2006.01)I

申请/专利权人:电子科技大学

发明/设计人:凌翔;谢国梁;陈亦欧;胡剑浩

主申请人地址:610054 四川省成都市高新区(西)西源大道2006号

国别省市代码:四川;51

权利要求：

联合不等能力保护和串扰避免的片上总线编码设计包括不等能力保护码、串扰避免码和联合码。不等能力保护码具有单比特纠错、相邻双比特检错、选择性相邻双比特纠错特性。串扰避免码负责消除总线串扰的影响，使得最差延时由(1+4λ)τ0减小为(1+2λ)τ0。联合码负责将不等能力保护码和串扰避免码组合在一起，从而得到一种高速、可靠和低功耗的片上总线综合码。