延时电路

摘要：

本发明公开了一种延时电路，第一PMOS管、第二NMOS管、第一电流源电路、第二电流源电路、第一电容组成第一电容充放电开关电路，第三PMOS管、第四NMOS管、第三电流源电路、第四电流源电路、第二电容组成第二电容充放电开关电路；输入信号经依次经第一电容充放电开关电路、第一缓冲器、第二电容充放电开关电路、第二缓冲器或反相器输出。本发明的延时电路，利用两段电容充放电开关电路延时相互补偿消除工艺偏差的影响，能够使延时更加精确。

专利类型：发明专利

申请/专利号：CN201010027322.7

申请日期：2010-01-20

公开/公告号：CN102130668A

公开/公告日：2011-07-20

主分类号：H03K5/13(2006.01)I

申请/专利权人:上海华虹NEC电子有限公司

发明/设计人:冯国友

主申请人地址:201206 上海市浦东新区川桥路1188号

专利代理机构:上海浦一知识产权代理有限公司 31211

代理人:王江富

国别省市代码:上海;31

权利要求：

一种延时电路，其特征在于，包括P型晶体管第一PMOS管、N型晶体管第二NMOS管、P型晶体管第三PMOS管、N型晶体管第四NMOS管、第一缓冲器、第二缓冲器或反相器、第一电容、第二电容、第一电流源电路、第二电流源电路、第三电流源电路、第四电流源电路；所述第一PMOS管的栅极、第二NMOS管的栅极短接用于接输入信号端，第一PMOS管的漏极同第二NMOS管的源极短接并接第一缓冲器的输入端及第一电容的一端，所述第一PMOS管的源极经第一电流源电路接电源电压，所述第二NMOS管漏极经第二电流源电路接地，所述第一电容的另一端接地；所述第三PMOS管的栅极、第四NMOS管的栅极短接于第一缓冲器的输出端，第三PMOS管的漏极同第四NMOS管的源极短接并接第二缓冲器或反相器的输入端及第二电容的一端，所述第三PMOS管的源极经第三电流源电路接电源电压，所述第四NMOS管漏极经第四电流源电路接地，所述第二电容的另一端接地，所述第二缓冲器或反相器的输出端作为延时电路输出端；第一PMOS管、第二NMOS管、第一电流源电路、第二电流源电路、第一电容组成第一电容充放电开关电路，第三PMOS管、第四NMOS管、第三电流源电路、第四电流源电路、第二电容组成第二电容充放电开关电路；所述两电容充放电开关电路的充、放电延时远大于第一缓冲器、第二缓冲器或反相器的上升、下降延时；所述第一缓冲器、第二缓冲器或反相器的上升及下降翻转电压相同；所述第二电流源电路的电流同电源电压成正比；所述第四电流源电路的电流同电源电压成正比；所述第一电容同第二电流源电流的比值等于第二电容同第三电流源电流的比值；所述第一电容同第一电流源电流的比值等于第二电容同第四电流源电流的比值。