反串行器以及反串行器模块

摘要：

一种反串行器以及反串行器模块，其中反串行器用于将串行数据转换为至少一组并行数据，包含：包含多个串联连接的触发器第一触发器组，该第一触发器组由第一时钟信号控制；包含多个触发器的第二触发器组，该第二触发器组由第二时钟信号所控制，该第二触发器组的多个触发器分别连接到该第一触发器组的多个触发器的输出节点；以及第一可编程分频器，耦接到该第二触发器组的多个触发器的每一者，用于接收第一控制信号，根据由该第一控制信号设定的第一分频因子而实施分频以产生该第二时钟信号。本发明提供的反串行器以及反串行器模块，可将不同数据速率的串行数据转换为具有相同数据速率的并行数据，并具有制造成本较低的效果。

专利类型：发明专利

申请/专利号：CN201010000123.7

申请日期：2010-01-05

公开/公告号：CN101944913A

公开/公告日：2011-01-12

主分类号：H03M9/00(2006.01)I

申请/专利权人:联发科技股份有限公司

发明/设计人:骆彦彬

主申请人地址:中国台湾新竹科学工业园区新竹市笃行一路一号

专利代理机构:北京万慧达知识产权代理有限公司 11111

代理人:葛强%张一军

国别省市代码:台湾;71

权利要求：

一种反串行器，用于将串行数据转换为至少一组并行数据，该反串行器包含：第一触发器组，包含多个串联连接的触发器，其中，该第一触发器组由第一时钟信号所控制；第二触发器组，包含多个触发器，其中，该第二触发器组由第二时钟信号所控制，以及该第二触发器组的多个触发器分别连接到该第一触发器组的多个触发器的输出节点；以及第一可编程分频器，耦接到该第二触发器组的多个触发器的每一者，用于接收第一控制信号，以及根据由该第一控制信号设定的第一分频因子实施分频运作，以产生该第二时钟信号。