使用时钟抖动进行增益及带宽控制的数字控制振荡器的最佳抖动

摘要：

本发明揭示一种数字锁相环(DPLL)及方法，包含可调整的延迟线，其配置为接收参考时钟作为输入并且输出抖动参考时钟信号。相位与频率检测器(PFD)配置为比较抖动参考时钟信号与反馈时钟信号，来决定抖动参考时钟信号与反馈时钟信号之间的相位与频率差异。数字控制振荡器(DCO)配置为接收来自PFD的稍早或稍后决定，据此调整输出，其中抖动参考时钟信号分配跳动响应来增强DPLL的整体操作。

专利类型：发明专利

申请/专利号：CN200980153090.5

申请日期：2009-12-04

公开/公告号：CN102273077A

公开/公告日：2011-12-07

主分类号：H03L7/081(2006.01)I

申请/专利权人:国际商业机器公司

发明/设计人:A·雷利亚科夫;D·J·弗里德曼;J·蒂尔诺;J·F·布尔扎基利;Z·T·德尼兹;H·A·安斯潘

主申请人地址:美国纽约

专利代理机构:北京市中咨律师事务所 11247

代理人:于静%杨晓光

国别省市代码:美国;US

权利要求：

一种数字锁相环(DPLL)，包含：可调整的延迟线，配置为接收参考时钟与反馈时钟的至少其中之一作为输入，并且输出抖动信号；相位与频率检测器(PFD)，配置为比较包含参考时钟信号与反馈时钟信号的时钟信号，其中所述时钟信号的至少之一为该抖动信号，来决定所述时钟信号之间的相位与频率差异；以及数字控制振荡器(DCO)，配置为接收来自该PFD的稍早或稍后决定，并据此调整输出，其中该抖动信号分配跳动响应来增强该DPLL的整体操作。