基准频率生成电路、半导体集成电路和电子设备

摘要：

本发明提供一种基准频率生成电路、半导体集成电路和电子设备。振荡电路(11)对基准时钟(CKa、CKb)的信号电平的迁移进行响应，互补地增减振荡信号(OSCa、OSCb)的信号电平。振荡控制电路(12)对振荡信号(OSCa、OSCb)的信号电平与比较电压(VR)进行比较，基于比较结果使基准时钟(CKa、CKb)的信号电平迁移。参考控制电路(14)增减比较电压(VR)，使得分别与振荡信号(OSCa、OSCb)的电力成比例的中间信号(Sp)的信号电平和基准电压(Vref)之间的差减小。

专利类型：发明专利

申请/专利号：CN200980130929.3

申请日期：2009-03-23

公开/公告号：CN102119487A

公开/公告日：2011-07-06

主分类号：H03K3/0231(2006.01)I

申请/专利权人:松下电器产业株式会社

发明/设计人:德永祐介;崎山史朗;松本秋宪;道正志郎

主申请人地址:日本大阪府

专利代理机构:中科专利商标代理有限责任公司 11021

代理人:汪惠民

国别省市代码:日本;JP

权利要求：

一种基准频率生成电路，生成基准时钟，其特征在于包括：振荡电路，对所述基准时钟的信号电平的迁移进行响应，交替进行：增加第1振荡信号的信号电平并且减少第2振荡信号的信号电平的动作、以及增加所述第2振荡信号的信号电平并且减少所述第1振荡信号的信号电平的动作；振动控制电路，当检测到所述第1振荡信号的信号电平达到比较电压时，使所述基准时钟的信号电平迁移至第1逻辑电平，当检测到所述第2振荡信号的信号电平达到所述比较电压时，使所述基准时钟的信号电平迁移至第2逻辑电平；和参考控制电路，增减所述比较电压，使得与所述第1以及第2振荡信号各自的电力成比例的中间信号的信号电平和基准电压之间的差变小。