低功率解串器和解多路复用方法
本发明提供一种解串器电路和方法,其根据并行分组将串行位流转换为并行位流。所述解串器和方法包括将串行数据流交替地解多路复用为第一和第二位流。分别沿第一多个移位寄存器和第二多个移位寄存器串行地移位所述第一和第二位流。选择所述第一多个移位寄存器中的所述第一位流的第一部分,且还选择所述第二多个移位寄存器中的所述第二位流的第二部分。从所述第一部分和所述第二部分中形成并行数据流中的并行数据群组。
发明专利
CN200980130610.0
2009-06-25
CN102113220A
2011-06-29
H03M9/00(2006.01)I
高通股份有限公司
李丘克;乔治·艾伦·威利
美国加利福尼亚州
北京律盟知识产权代理有限责任公司 11287
宋献涛
美国;US
一种解串器,其包含:第一解多路复用器,其包括:输入,其用以接收第一串行数据流;以及第一和第二输出,其用以在所述第一和第二输出上交替地输出所述第一串行数据流的连续位;第一和第二多个移位寄存器,其分别耦合到所述第一和第二输出;以及第一选择器,其包括多个多路复用器,所述多个多路复用器各自包括多个输入和一形成第一并行数据流的一部分的可选输出,所述多个多路复用器中的一者上的第一输入耦合到所述第一多个移位寄存器,且所述多个多路复用器中的所述一者上的第二输入耦合到所述第二多个移位寄存器。