可编程门阵列、互连交换机和用于此阵列的逻辑单元

摘要：

用于可编程门阵列的互连交换机(2)，具有：将多个输入群集在一起的输入端口(I，I’)、以及将多个输出群集在一起的输出端口(O，O’)，输入和输出连接至链接树结构，该链接树结构从输入向下延伸至输出并且包括路由元件(4，5，6)，这些路由元件在若干层上组织以便于通过单通路将所有输入端口的每个输入连接至每个输出端口的至少一个输出。互连交换机、逻辑单元和包括两者的可编程门阵列被排列成便于建立网络两点之间的单通路。

专利类型：发明专利

申请/专利号：CN200980127610.5

申请日期：2009-07-08

公开/公告号：CN102089976A

公开/公告日：2011-06-08

主分类号：H03K19/177(2006.01)I

申请/专利权人:皮埃尔和玛利居里大学(巴黎第六大学)%中央科学研究中心

发明/设计人:Z·马拉克奇;H·梅瑞兹;H·姆拉贝特

主申请人地址:法国巴黎

专利代理机构:上海专利商标事务所有限公司 31100

代理人:李玲

国别省市代码:法国;FR

权利要求：

一种用于可编程门阵列的互连交换机(2)，具有：将多个输入群集在一起的输入端口(I，I’)、以及将多个输出群集在一起的输出端口(O，O’)，其特征在于，所述输出端口包括通向相邻互连交换机的输出端口(O)、以及通向相邻逻辑单元的输出端口(O’)，并且所述输入端口包括来自相邻互连交换机的输入端口(I)、以及来自相邻逻辑单元的输入端口(I’)，所述输入和输出连接至链接树结构，所述链接树结构从所述输入向下延伸至所述输出并且包括路由元件(4，5，6)，这些路由元件在若干层上组织以便于：?将来自相邻互连交换机的输入端口(I)的输入连接至通向相邻逻辑单元的输出端口(O’)的单个输出，?将来自相邻互连交换机的输入端口(I)的输入连接至通向相邻逻辑单元的输出端口(O)的单个输出。