多相时钟分频电路

摘要：

本发明提供一种多相时钟信号用的分频电路，设置：主锁存电路(10)，其使用例如8相时钟信号中的2个时钟信号来生成反转数据信号；和子锁存电路(20)，其将8相时钟信号作为触发，取入所述反转数据信号作为公共的数据信号。从而即使在具有高频率的多相时钟信号下也能够充分确保数据锁存时间。

专利类型：发明专利

申请/专利号：CN200980126685.1

申请日期：2009-07-08

公开/公告号：CN102089978A

公开/公告日：2011-06-08

主分类号：H03K23/54(2006.01)I

申请/专利权人:松下电器产业株式会社

发明/设计人:山平征二

主申请人地址:日本大阪府

专利代理机构:中科专利商标代理有限责任公司 11021

代理人:汪惠民

国别省市代码:日本;JP

权利要求：

一种分频电路，在设M为1以上的整数，N为M以上的整数时，所述分频电路具备接受M个第1信号的M个第1分频器和接受N个第2信号的N个第2分频器，第I个所述第1分频器，按照输入到该第1分频器的所述第1信号，输出将该第1信号分频后的第3信号，其中，1≤I≤M，第K个所述第2分频器，按照输入到该第2分频器的所述第2信号，输出具有与输入到该第2分频器的所述第3信号同等的频率的第4信号，其中，1≤K≤N。