用于低密度奇偶校验解码器的节点信息存储方法和系统

摘要：

一种用于接收与低密度奇偶校验(LDPC)码相关联的信号的接收机。该接收机包括存储器设备、地址生成器、和LDPC解码器。LDPC解码器包括行指示器和位置指示器。存储器设备存储与LDPC解码过程相关的数据。地址生成器生成存储数据的存取地址。LDPC解码器执行LDPC解码过程。行指示器将奇偶校验矩阵中的行指示为父行，并将奇偶校验矩阵中的多个相应的行指示为子行。位置指示器根据父行中每个父非零元素的实际位置顺序，指示父行的每个父非零元素的原始位置顺序。实际位置顺序包括父非零元素的数字顺序。

专利类型：发明专利

申请/专利号：CN200980123073.7

申请日期：2009-06-18

公开/公告号：CN102067458A

公开/公告日：2011-05-18

主分类号：H03M13/11(2006.01)I

申请/专利权人:NXP股份有限公司

发明/设计人:胡建豪;温弘;李定;李峰

主申请人地址:荷兰艾恩德霍芬

专利代理机构:中科专利商标代理有限责任公司 11021

代理人:潘剑颖

国别省市代码:荷兰;NL

权利要求：

一种接收机，用于接收与低密度奇偶校验LDPC码相关联的信号，所述接收机包括：存储器设备，用于存储与LDPC解码过程相关的数据；与所述存储器设备耦合的地址生成器，用于生成针对所存储数据的存取地址；以及与所述地址生成器耦合的LDPC解码器，用于执行所述LDPC解码过程，其中所述LDPC解码器包括：行指示器，用于将奇偶校验矩阵中的行指示为父行，并将奇偶校验矩阵中的多个相应的行指示为子行；以及与行指示器耦合的位置指示器，所述位置指示器根据父行中每个父非零元素的实际位置顺序，指示所述父行的每个父非零元素的原始位置顺序，其中，所述实际位置顺序包括所述父非零元素的数字顺序。