全数字锁相回路中的相位-数字转换器

摘要：

本文中描述一种相位-数字转换器、全数字锁相回路和具有全数字锁相回路的设备。所述相位-数字转换器包括驱动时间-数字转换器的相位-频率转换器。所述时间-数字转换器确定由所述相位-频率转换器所输出的相位差的量值和正负号。所述时间-数字转换器利用分接式延迟线和循环反馈计数器以致使能够测量回路追踪过程所典型的小计时差和回路获取过程所典型的大计时差。所述分接式延迟线准许对参考周期的分数的测量且通过减少对参考时钟的速度的要求而致使所述相位-数字转换器能够以较低功率操作。

专利类型：发明专利

申请/专利号：CN200980113268.3

申请日期：2009-04-14

公开/公告号：CN102007696A

公开/公告日：2011-04-06

主分类号：H03L7/085(2006.01)I

申请/专利权人:高通股份有限公司

发明/设计人:张刚;阿比舍克·贾如;韩怡平

主申请人地址:美国加利福尼亚州

专利代理机构:北京律盟知识产权代理有限责任公司 11287

代理人:宋献涛

国别省市代码:美国;US

权利要求：

一种相位?数字转换方法，所述方法包含：基于参考时钟和振荡器信号中的一者的较早到达边沿起始第一脉冲；经由延迟线耦合所述第一脉冲；基于所述参考时钟和所述振荡器信号中的一者的较迟到达边沿确定转换终止信号；以及基于所述第一脉冲的经由所述延迟线的转变确定在所述参考时钟与所述振荡器信号之间的相位差的数字值。