一种基于FPGA的税控收款机

摘要：

本实用新型公开了一种基于FPGA的税控收款机，属于一种税控收款机，其硬件包括FPGA芯片、RAM存储器、FLASH程序存储器、税控数据存储器；其中FPGA芯片中集成32位主控制器IP核、键盘扫描控制器IP核、LCD显示控制器IP核、ISO7816控制器IP核、ISO7811控制器IP核、USB控制器IP核、以太网控制器IP核、加解密控制器IP核。本实用新型的一种基于FPGA的税控收款机和现有技术相比，具有可配置、扩展性好、安全性高、可靠性高等特点。

专利类型：实用新型

申请/专利号：CN200920025963.1

申请日期：2009-05-27

公开/公告号：CN201397549

公开/公告日：2010-02-03

主分类号：G07G1/12(2006.01)I

申请/专利权人:浪潮电子信息产业股份有限公司

发明/设计人:于治楼

主申请人地址:250014山东省济南市山大路224号

国别省市代码:山东;37

权利要求：

1、一种基于FPGA的税控收款机，其特征在于硬件包括FPGA芯片、RAM存储器、FLASH程序存储器、税控数据存储器；其中FPGA芯片中集成32位主控制器IP核、键盘扫描控制器IP核、LCD显示控制器IP核、ISO7816控制器IP核、ISO7811控制器IP核、USB控制器IP核、以太网控制器IP核、加解密控制器IP核；键盘扫描控制器IP核、LCD显示控制器IP核、ISO7816控制器IP核、ISO7811控制器IP核、USB控制器IP核、以太网控制器IP核、加解密控制器IP核均由32位主控制器IP核控制。