利用格雷码简化数模转换器电路的装置和方法

摘要：

本发明公开了利用格雷码简化数模转换器电路的装置和方法。为了实现高分辨率电阻串DAC，将电阻串放置在一个由列和行构成的阵列中，每个电阻抽头都连接到开关网络，且解码器用于选择要被闭合的开关，以便子DAC电压来自于连接到所选择的开关的电阻抽头。来自电阻串的每个行的电压被馈送给多路复用器，其中所述多路复用器产生一个输出电压。公开了一种用格雷码的反射特性来实现DAC设计的方法和装置，以便电阻串的一个列中的所有开关可以仅用一个控制信号来控制，由此降低了电路的额外布线成本、表面面积和动态功率消耗。

专利类型：发明专利

申请/专利号：CN200911000202.1

申请日期：2009-12-31

公开/公告号：CN102118172A

公开/公告日：2011-07-06

主分类号：H03M1/76(2006.01)I

申请/专利权人:意法半导体研发(上海)有限公司

发明/设计人:赵建华;袁媛;张宇星

主申请人地址:200241 上海市紫竹科学园紫海路88号

专利代理机构:北京市金杜律师事务所 11256

代理人:王茂华%唐文静

国别省市代码:上海;31

权利要求：

一种电阻串数模转换器装置，包括：电阻串，其设置在第一参考电压节点和第二参考电压节点之间的由列和行构成的阵列中，该电阻串中的每个电阻都具有一个电阻抽头；开关，其连接到每个电阻抽头，每个行中的开关都可操作用于将该行中的电阻抽头连接到多个电压线中的一个；转换器，其可操作用于接收输入数据的第一部分，并将所述输入数据的第一部分转换成格雷码数据；第一解码器，其可操作用于接收所述格雷码数据，并生成第一控制信号，所述第一控制信号可操作用于激活单个列中的开关；第二解码器，其可操作用于接收所述输入数据的第二部分，并生成第二控制信号；以及第一多路复用器，其耦合到该多个电压线，且可操作用于响应于该第二控制信号来选择该多个电压线中的一个，并从所选择的电压线输出第一输出电压。