差分延时链单元及包括其的时间数字转换器

摘要：

本发明提供了一种差分延时链单元及包括其的时间数字转换器。该差分延时链单元包括：第一与非门电路，其第一输入端接高电平，第二输入端连接至触发器的第一输入端和上一级差分延时链单元的第一与非门电路的输出端；触发器，其第一输入端连接至第一与非门电路的第二输入端，其第二输入端连接至第二与非门电路的第二输入端，其中，触发器的第一输入端和第二输入端为差分输入端；第二与非门电路，其第一输入端连接至高电平，其第二输入端连接至触发器的第二输入端和上一级差分延时链单元的第二与非门电路的输出端。本发明可以实现对时间间隔的精确测量，并实现了高精度的时间数字转换器。

专利类型：发明专利

申请/专利号：CN200910311846.6

申请日期：2009-12-18

公开/公告号：CN102104384A

公开/公告日：2011-06-22

主分类号：H03M1/50(2006.01)I

申请/专利权人:中国科学院微电子研究所

发明/设计人:田欢欢;张海英

主申请人地址:100029 北京市朝阳区北土城西路3号中科院微电子所

专利代理机构:北京市德权律师事务所 11302

代理人:王建国

国别省市代码:北京;11

权利要求：

一种差分延时链单元，其特征在于，包括：第一与非门电路，其第一输入端接高电平，第二输入端连接至触发器的第一输入端和上一级差分延时链单元的第一与非门电路的输出端，其输出端连接至下一级差分延时链单元的第一与非门电路的第二输入端；所述触发器，其第一输入端连接至所述第一与非门电路的第二输入端，其第二输入端连接至第二与非门电路的第二输入端；第二与非门电路，其第一输入端连接至高电平，其第二输入端连接至所述触发器的第二输入端和上一级差分延时链单元的第二与非门电路的输出端，其输出端连接至下一级差分延时链单元的第二与非门电路的第二输入端，其中，所述触发器是D触发器。