一种芯片上电过程信号计数延迟的方法和电路

摘要：

本发明涉及芯片的可靠性领域，是一种芯片上电过程信号计数延迟的方法。该方法通过改进传统的芯片上电时延迟计数电路，增强了电路计数延迟时间的可靠性。本发明的具体实施是在芯片上电过程中对一些信号利用计数器进行延迟时，在延迟计数器的计数数值中，抽取一些计数的标记，只有当这些抽取的标记数值都被计数器计过之后，计数器才停止计数，计数器停止后产生延迟之后的信号。采用本发明的方法可以增强芯片在非正常上电时延迟计数器的计数数值的保证，能显著提高芯片非正常上电时的可靠性。

专利类型：发明专利

申请/专利号：CN200910243494.5

申请日期：2009-12-23

公开/公告号：CN102111127A

公开/公告日：2011-06-29

主分类号：H03K3/03(2006.01)I

申请/专利权人:北京中电华大电子设计有限责任公司

发明/设计人:卢锋;赵贵勇;关红波;刘华茂

主申请人地址:100102 北京市朝阳区利泽中二路2号望京科技创业园A座五层

国别省市代码:北京;11

权利要求：

一种芯片上电过程信号计数延迟的方法，其特征在于该方法使用一组标记寄存器来加强上电过程信号延迟计数器计数的可靠性，只有所有的标记寄存器都被置位，计数器才停止计数，产生延迟之后的信号。