一种全集成自偏置快速锁定的锁相环频率综合器

摘要：

本发明公开了一种全集成自偏置快速锁定的锁相环频率综合器，包括：一鉴频鉴相器，该鉴频鉴相器输出控制信号up和dn；一第一电荷泵和一第二电荷泵，输入端接鉴频鉴相器的输出控制信号up和dn；一内偏置电路，输入端接第二电荷泵的输出端，输出端接压控振荡器；一压控振荡器，输入端接第一电荷泵的输出端和内偏置电路的输出端，输出端接分频器；一分频器，输入端接压控振荡器的输出端，分频器的输出端反馈到鉴频鉴相器的输入端；以及一第一环路滤波器电容和一第二环路滤波器电容，该第二环路滤波器电容接第一电荷泵的输出端，第一环路滤波器电容接第二电荷泵的输出端。利用本发明，有效地减小了锁定时间，并且结构简单，易于全集成。

专利类型：发明专利

申请/专利号：CN200910238760.5

申请日期：2009-11-24

公开/公告号：CN102075183A

公开/公告日：2011-05-25

主分类号：H03L7/08(2006.01)I

申请/专利权人:中国科学院微电子研究所

发明/设计人:陈勇;周玉梅;黑勇

主申请人地址:100029 北京市朝阳区北土城西路3号

专利代理机构:中科专利商标代理有限责任公司 11021

代理人:周国城

国别省市代码:北京;11

权利要求：

一种全集成自偏置快速锁定的锁相环频率综合器，其特征在于，包括：一鉴频鉴相器，该鉴频鉴相器输出控制信号up和dn；一第一电荷泵和一第二电荷泵，该第一电荷泵和第二电荷泵的输入端接鉴频鉴相器的输出控制信号up和dn；一内偏置电路，该内偏置电路的输入端接第二电荷泵的输出端(Vctrl)，输出端接压控振荡器；一压控振荡器，该压控振荡器的输入端接第一电荷泵的输出端(Vbp)和内偏置电路的输出端(Vbp和Vbn)，输出端接分频器；一分频器，该分频器的输入端接压控振荡器的输出端，分频器的输出端反馈到鉴频鉴相器的输入端(Fb)；以及一第一环路滤波器电容(C1)和一第二环路滤波器电容(C2)，该第二环路滤波器电容(C2)接第一电荷泵的输出端(Vbp)，第一环路滤波器电容(C1)接第二电荷泵的输出端(Vctrl)。