一种数字后台校准电路

摘要：

本发明公开了一种应用于高速、高精度流水线型模数转换器的数字后台校准电路。数字后台校准电路包含伪随机数产生器、加入校准功能的流水线级以及数字后台校准引擎。在传统的流水线型模数转换器结构的基础上，本发明的电路修改了第一、二级流水线级电路以实现随机信号的注入，并利用数字后台校准引擎对随机信号进行相关以实现误差信息的实时提取和补偿，从而解决传统流水线型模数转换器电容失配、运放增益有限性等非理性因素对模数转换器转换精度的影响。采用本发明技术能够降低模拟电路的设计难度并保证系统的性能，同时由于算法简单，实现的复杂度低，从而可以有效地减少芯片面积、降低系统功耗，尤其适用于高速系统的运用。

专利类型：发明专利

申请/专利号：CN200910195739.1

申请日期：2009-09-16

公开/公告号：CN102025373A

公开/公告日：2011-04-20

主分类号：H03M1/10(2006.01)I

申请/专利权人:复旦大学

发明/设计人:任俊彦;林楷辉;罗磊;余北;朱瑜;叶凡;许俊;李宁;李巍

主申请人地址:200433 上海市杨浦区邯郸路220号

专利代理机构:上海智信专利代理有限公司 31002

代理人:王洁

国别省市代码:上海;31

权利要求：

一种数字后台校准电路，用于高速、高精度流水线模数转换器，其特征在于：所述后台校准电路包含伪随机数产生器、加入校准功能的流水线级以及数字后台校准引擎，其中伪随机数产生器，用于产生随机信号；加入校准功能的流水线级，用于依据随机信号对输入信号进行量化和放大，产生本级量化及含转换误差的量化余量；数字后台校准引擎，用于运算含转换误差的量化余量而提取误差值，用误差值修正本级量化结果并叠加量化余量，输出补偿误差的校准值。