低编码复杂度多元非规则LDPC码的设计

摘要：

本发明提出了一种具有低编码复杂度多元非规则LDPC码的设计方法，包括采用边信息转移图(EXIT?charts)实现度的分布与优化，用渐进边增长(PEG)方法构造校验矩阵，最后对校验矩阵进行列变换，用双对角线矩阵代替校验矩阵的子矩阵，完成校验矩阵的结构优化。本发明设计的多元非规则LDPC码的校验矩阵H由两部分组成，H＝[H1，H2]。其中H2是一个由累加器决定的双斜对角矩阵，其行重列重均为2。具有该结构的LDPC码可根据校验矩阵的结构，通过计算校验位直接完成编码，而不需要生产矩阵G，其编码过程简单，复杂度低，便于硬件实现。同时又因其采用EXIT图进行度的选择和优化，用PEG算法确定校验矩阵，有效增大了其因子图中的最小环长，从而提高了迭代译码的性能。

专利类型：发明专利

申请/专利号：CN200910164301.7

申请日期：2009-08-31

公开/公告号：CN101997552A

公开/公告日：2011-03-30

主分类号：H03M13/11(2006.01)I

申请/专利权人:电子科技大学

发明/设计人:于清苹;史治平;燕兵

主申请人地址:611731 四川省成都市高新西区西源大道2006号

国别省市代码:四川;51

权利要求：

一种低编码复杂度多元非规则LDPC码的设计，编码过程简单，不需要生产矩阵G，而是通过计算校验位直接完成编码，其编码复杂度低，又因采用边信息转移图(EXIT?harts)进行度的选择和优化，用渐进边增长(PEG)算法确定校验矩阵，有效增大了其因子图中的最小环长，从而提高了迭代译码的性能。