参考缓冲电路

摘要：

本发明提供一种参考缓冲电路，其包含：缓冲级，用于基于高输入电压提供高跟踪电压以及基于低输入电压提供低跟踪电压；以及第一驱动级，由高跟踪电压与低跟踪电压驱动，以输出第一高输出电压与低输出电压，其中缓冲级包含：第一NMOS晶体管；第一运算放大器，具有第一输入端，第二输入端，以及输出端；第一PMOS晶体管，其漏极耦接至接地信号；以及第二运算放大器，具有第一输入端，第二输入端，以及输出端，耦接至第一PMOS晶体管的栅极；其中第一PMOS晶体管的本体绑至比第一供电电压低的第一偏压。本发明的参考缓冲电路利用顺向偏压能够在提供低供电电压时维持较大驱动能力。

专利类型：发明专利

申请/专利号：CN200910140730.0

申请日期：2009-05-13

公开/公告号：CN101588172

公开/公告日：2009-11-25

主分类号：H03K19/0175(2006.01)I

申请/专利权人:联发科技股份有限公司

发明/设计人:涂维轩;康宗弘

主申请人地址:中国台湾新竹科学工业园区新竹市笃行一路一号

专利代理机构:北京万慧达知识产权代理有限公司

代理人:葛 强%张一军

国别省市代码:台湾;71

权利要求：

1.一种参考缓冲电路，包含： 缓冲级，用于基于高输入电压提供高跟踪电压以及基于低输入电压提供低跟踪电压；以及 第一驱动级，由上述高跟踪电压与上述低跟踪电压驱动，以输出第一高输出电压与低输出电压， 其中上述缓冲级包含： 第一NMOS晶体管，其漏极耦接至第一供电电压； 第一运算放大器，具有用于接收上述高输入电压的第一输入端，耦接至上述第一NMOS晶体管的源极的第二输入端，以及耦接至上述第一NMOS晶体管的栅极的输出端，用于输出上述高跟踪电压； 第一PMOS晶体管，其漏极耦接至接地信号；以及 第二运算放大器，具有用于接收上述低输入电压的第一输入端，耦接至上述第一PMOS晶体管的源极的第二输入端，以及耦接至上述第一PMOS晶体管的栅极的输出端，用于输出上述低跟踪电压； 其中上述第一PMOS晶体管的本体被绑至比上述第一供电电压低的第一偏压。