半导体集成电路器件的制造方法

摘要：

本发明提供一种半导体集成电路器件的制造方法，在产生了相位缺陷(211)的开口图案(204)附近的吸收层(203)上形成具有比开口图案(204)细微的开口直径的辅助图案(301)。该辅助图案(301)是用于调整在晶片上的光致抗蚀剂膜上复制开口图案(204)时的曝光光量的图案。

专利类型：发明专利

申请/专利号：CN200910139008.5

申请日期：2009-05-13

公开/公告号：CN101592871

公开/公告日：2009-12-02

主分类号：G03F7/20(2006.01)I

申请/专利权人:株式会社瑞萨科技

发明/设计人:田中稔彦

主申请人地址:日本东京都

专利代理机构:北京市金杜律师事务所

代理人:王茂华%于英慧

国别省市代码:日本;JP

权利要求：

1.一种半导体集成电路器件的制造方法，包括以下工序：(a)准备在主面上形成有光致抗蚀剂膜的半导体晶片；(b)将上述半导体晶片配置在具有反射型光学系统的投影曝光系统的晶片载置台上；(c)将具有第一图案和第二图案的反射型掩模提供到上述投影曝光系统的预定位置上，其中，上述第一图案由反射预定波长的光的反射层和形成在上述反射层上且吸收上述预定波长的光的吸收层形成，上述第二图案由反射上述预定波长的光的反射层和形成在上述反射层上且吸收上述预定波长的光的吸收层形成；(d)根据上述反射型掩模的上述第一图案和上述第二图案，用上述预定波长的光对上述半导体晶片的光致抗蚀剂膜进行曝光，其中：形成上述反射型掩模的上述第一图案的上述吸收层具有露出上述反射层且与上述第一图案对应的第一开口图案和形成在上述第一开口图案的周围且与上述第一开口图案不同的辅助图案，形成上述反射型掩模的上述第二图案的上述吸收层具有露出上述反射层且与上述第二图案对应的第二开口图案，且在上述第二开口图案的周围不具有与上述第二开口图案不同的辅助图案。