基于FPGA的并联IGBT差分接口驱动单元及其驱动方法

摘要：

本发明公开了一种基于FPGA的并联IGBT差分接口驱动单元及其驱动方法，驱动单元包括主控单元、双绞线和栅极驱动检测单元，主控单元通过双绞线连接到栅极驱动检测单元，所述的主控单元由CPU和FPGA差分发生和接受单元组成，栅极驱动检测单元由FPGA差分发生和接受单元、栅极驱动单元、故障反馈单元组成，所述的CPU由DSP240系列最小控制系统组成，所述的FPGA差分发生和接受单元由XC3S200FPGA最小控制系统组成。本发明的电路采用了LVDS技术，实现了驱动信号传输的可靠性和实时性。本发明的驱动侧差分发生和接受单元接受一路差分信号后可转化为多路单端驱动信号输出，可以并联驱动多个IGBT，实现了大功率IGBT的驱动。

专利类型：发明专利

申请/专利号：CN200910137081.9

申请日期：2009-04-22

公开/公告号：CN101546997

公开/公告日：2009-09-30

主分类号：H03K17/04(2006.01)I

申请/专利权人:中国北车股份有限公司大连电力牵引研发中心

发明/设计人:于英男;马惠春;车向中;戴碧君

主申请人地址:116022辽宁省大连市沙河口区中长街51号

专利代理机构:大连东方专利代理有限责任公司

代理人:姜玉蓉

国别省市代码:辽宁;21

权利要求：

1、一种基于FPGA的并联IGBT差分接口驱动单元，包括主控单元(1)、双绞线(2)和栅极驱动检测单元(3)，所述的主控单元(1)通过双绞线(2)连接到栅极驱动检测单元(3)，其特征在于：所述的主控单元(1)由CPU和FPGA差分发生和接受单元组成，所述的栅极驱动检测单元(3)由FPGA差分发生和接受单元、栅极驱动单元、故障反馈单元组成，所述的CPU由数字信号处理器DSP240系列最小控制系统组成，所述的FPGA差分发生和接受单元由XC3S200FPGA现场可编程门阵列的最小控制系统组成。