一种数字电路的接口时序检测调整装置及方法
本发明提供一种数字电路的接口时序检测调整装置及方法,所述方法包括:在每个高速时钟周期,采样输入数据和输入时钟;判断所述输入数据和所述输入时钟的时序是否满足,如果满足,则将所述输入时钟输出;否则将所述输入时钟反转后输出。本发明实施例的数字电路的接口时序检测调整的装置及方法实现简单,控制容易,适合于芯片的外部实现。由于只在接收方向处理,兼容性好。还可以实时调整接口时序。同时具有原理简单,实现容易,性价比高等优点。
发明专利
CN200910132410.0
2009-03-27
CN101521505
2009-09-02
H03K19/003(2006.01)I
福建星网锐捷网络有限公司
杨 宁
350015福建省福州市马尾区快安大道M9511工业园
北京三友知识产权代理有限公司
樊一槿
福建;35
1. 一种数字电路的接口时序检测调整方法,其特征在于,所述方法包括:在每个高速时钟周期,采样输入数据和输入时钟;判断所述输入数据和所述输入时钟的时序是否满足,如果满足,则将所述输入时钟输出;否则将所述输入时钟反转后输出。