一种通道可扩展多相位高性能时钟设计方法及系统
本发明提供了一种通道可扩展多相位高性能时钟设计方法和系统，本发明的方法主要是利用时钟源产生全局时钟，多个呈树形级联分布的时钟分路器将这个全局时钟扩展成多通道时钟，可编程延迟器调节每通道的时钟相位，最后逻辑转换器实现时钟逻辑到用户设备逻辑的转换；本发明的系统采用内部和外部两种全局时钟源，其中内部时钟源采用了振荡器加分频器结构，1个1∶5时钟分路器实现时钟源选择和时钟分路，其中1路输出时钟经缓冲器驱动后用于和其他设备同步或者时钟通道扩展，其余4路输出时钟分别由4个可编程延迟器实现相位调节，最后由缓冲器实现时钟ECL-CMOS逻辑转换。输出的时钟信号普适于多通道多相位时钟应用，尤其适用于并行交替型模数转换器。
发明专利
CN200910107454.8
2009-05-21
CN101604968
2009-12-16
H03K23/40(2006.01)I
北京大学深圳研究生院
朱志东;邹月娴
518055广东省深圳市南山区西丽镇丽水路大学城北京大学校区
广东;44
1.一种通道可扩展多相位高速高性能时钟设计方法，其步骤为：1)时钟源模块产生全局时钟，送入到时钟分路模块；2)时钟分路模块由呈树状级联的多个时钟分路器组成，对输入的全局时钟进行多级扩展，输出多通道同频同相时钟，所述多通道同频同相时钟传至通道数目相同的时钟延迟模块；3)时钟延迟模块的各时钟延迟器分别对接收到的时钟进行相位调整后，送入通道数目相同的时钟输出接口模块；4)时钟输出接口模块隔离时钟电路和时钟应用电路，并按照时钟应用电路逻辑要求，分别对接收到的时钟进行逻辑转换并输出。