一种用于减少ΣΔ调制器量化噪声的分数锁相环结构

摘要：

本发明公开了一种用于减少∑Δ调制器量化噪声的分数锁相环结构，其特征在于，该结构由鉴相鉴频器组、延时电路、电荷泵组、环路滤波器、压控振荡器和分频器依次连接而成，其中，分频器连接于∑Δ调制器，由∑Δ调制器提供分频器的分数分频比，延时电路和电荷泵组构成一个内嵌的有限冲激响应滤波器。该滤波器不影响环路动态特性，不存在并行支路的异步工作状态，具有较小的功耗，能有效克服∑Δ分数锁相环带外噪声受限于∑Δ调制器量化噪声的问题。

专利类型：发明专利

申请/专利号：CN200910091964.0

申请日期：2009-09-02

公开/公告号：CN102006065A

公开/公告日：2011-04-06

主分类号：H03L7/193(2006.01)I

申请/专利权人:中国科学院微电子研究所

发明/设计人:黄水龙;王小松;张海英

主申请人地址:100029 北京市朝阳区北土城西路3号

专利代理机构:中科专利商标代理有限责任公司 11021

代理人:周国城

国别省市代码:北京;11

权利要求：

一种用于减少∑Δ调制器量化噪声的分数锁相环结构，其特征在于，该结构由鉴相鉴频器组、延时电路、电荷泵组、环路滤波器、压控振荡器和分频器依次连接而成，其中，分频器连接于∑Δ调制器，由∑Δ调制器提供分频器的分数分频比，延时电路和电荷泵组构成一个内嵌的有限冲激响应滤波器。