一种可以减小电源线和地线噪声的输出驱动缓冲器

摘要：

一种可以减小电源线和地线噪声的输出驱动缓冲器，在现有的由单个PMOS晶体管和NMOS晶体管组成的推挽式结构基础上，加入了速率转换控制电路和单脉冲产生电路，速率转换控制电路和单脉冲产生电路并联，速率控制电路通过控制上拉或者下拉开关晶体管的栅极电流来实现对上拉或者下拉开关晶体管开关时间的控制，从而为输出驱动缓冲器提供一个合适的转换速率，避免电源线和地线上的噪声，单脉冲产生电路可以为上拉或者下拉开关晶体管提供一个短暂的脉冲，保证在减小电源线和地线噪声的同时，又不影响输出驱动缓冲器的性能。

专利类型：发明专利

申请/专利号：CN200910078846.6

申请日期：2009-03-05

公开/公告号：CN101488744

公开/公告日：2009-07-22

主分类号：H03K19/0185(2006.01)I

申请/专利权人:北京时代民芯科技有限公司%中国航天时代电子公司第七七二研究所

发明/设计人:陈 雷;林彦君;王 雷;储 鹏;孙华波;王 慜

主申请人地址:100076北京市丰台区东高地四营门北路2号

专利代理机构:中国航天科技专利中心

代理人:安 丽

国别省市代码:北京;11

权利要求：

1、一种可以减小电源线和地线噪声的输出驱动缓冲器，包括上拉信号源(301)、下拉信号源(302)、上拉开关PMOS晶体管(303)、下拉开关NMOS晶体管(305)以及压焊点(308)，上拉信号源(301)接上拉开关PMOS晶体管(303)的栅极端，下拉信号源(302)接下拉开关NMOS晶体管(305)的栅极端，上拉开关PMOS晶体管(303)的源极端接电源，下拉开关NMOS晶体管(305)的源极端接参考点位，上拉开关PMOS晶体管(303)的漏极端和下拉开关NMOS晶体管(305)的漏极端相连并接压焊点(308)，其特征在于：在下拉信号源(302)和下拉开关NMOS晶体管(305)的栅极端之间连接有第一转换速率控制电路(400)和第一单脉冲产生电路(420)，或者在上拉信号源(301)和上拉开关PMOS晶体管(303)的栅极端之间连接有第二转换速率控制电路(600)和第二单脉冲产生电路(620)，或者在下拉信号源(302)和下拉开关NMOS晶体管(305)的栅极端之间连接有第一转换速率控制电路(400)和第一单脉冲产生电路(420)的同时在上拉信号源(301)和上拉开关PMOS晶体管(303)的栅极端之间连接有第二转换速率控制电路(600)和第二单脉冲产生电路(620)，所述的第一转换速率控制电路(400)和第一单脉冲产生电路(420)并联，所述的第二转换速率控制电路(600)和第二单脉冲产生电路(620)并联，所述的第一转换速率控制电路(400)通过控制下拉开关NMOS晶体管(305)的栅极端充电电流控制输出驱动缓冲器逻辑状态转换时的转换速率，所述的第二转换速率控制电路(600)通过控制上拉开关PMOS晶体管(303)的栅极端充电电流控制输出驱动缓冲器逻辑状态转换时的转换速率，在下拉开关NMOS晶体管(305)导通前，所述的第一单脉冲产生电路(420)为下拉开关NMOS晶体管(305)的栅极端提供一个高脉冲以加速下拉开关NMOS晶体管(305)导通时刻的到来，在上拉开关PMOS晶体管(303)导通前，所述的第二单脉冲产生电路(620)为上拉开关PMOS晶体管(303)的栅极端提供一个低脉冲以加速上拉开关PMOS晶体管(303)导通时刻的到来。