一种实现可变符号率的方法和装置

摘要：

本发明公开了一种实现可变符号率的方法，预先设置计数器M和N，且M＝1，N＝0，f为预先设定的输出符号率，fs为输入时钟的频率，该方法包括：在输入时钟的上升沿，触发判断N×f是否大于M×fs，如果大于，将计数器M增加1并输出一个时钟脉冲；否则，进一步判断计数器N的值是否等于fs-1；当N＝fs-1时，将计数器N归0，并等待输入时钟的下一个上升沿；当N≠fs-1，则将计数器N增加1之后，等待输入时钟的下一个上升沿；以输出的时钟脉冲为系统时钟，控制待输出数据以设定符号率输出。本发明还公开了一种实现可变符号率的装置。本发明中的方法和装置，不会受到可变系统时钟带来的谐波和杂散波的干扰，性能稳定，且成本更低。

专利类型：发明专利

申请/专利号：CN200910077514.6

申请日期：2009-01-21

公开/公告号：CN101483439

公开/公告日：2009-07-15

主分类号：H03M3/00(2006.01)I

申请/专利权人:深圳市同洲电子股份有限公司

发明/设计人:罗 威

主申请人地址:518057广东省深圳市南山区高新科技园北区彩虹科技大厦

专利代理机构:北京德琦知识产权代理有限公司

代理人:宋志强%麻海明

国别省市代码:广东;44

权利要求：

1、一种实现可变符号率的方法，其特征在于，预先设置计数器M和N，且M＝1，N＝0，f为预先设定的输出符号率，fs为输入时钟的频率，该方法包括：在输入时钟的上升沿，触发判断N×f是否大于M×fs，如果大于，将计数器M增加1并输出一个时钟脉冲；否则，进一步判断计数器N的值是否等于fs-1；当N＝fs-1时，将计数器N归0，并等待输入时钟的下一个上升沿；当N≠fs-1，则将计数器N增加1，等待输入时钟的下一个上升沿；以输出的时钟脉冲为系统时钟，控制待输出数据以设定符号率输出。