基于内容可寻址存储器的高速无损数据压缩系统
基于内容可寻址存储器的高速无损数据压缩系统，涉及到硬件系统的数据压缩技术领域。它解决了已有技术中压缩速率低、耗费硬件芯片内有限RAM资源多、查找周期不定等问题，以及采用哈希表地址模块实现字典查找存在的地址冲突的问题。本发明包括时钟模块、输入数据缓存模块、字典模块、LZW算法核心模块和输出编码模块，其中字典模块由FPGA内部的CAM构造，所述CAM的位宽为17位，深度为512；并且所述CAM中存储体的地址对应LZW算法核心模块中的LZW算法的代码，所述存储体由比较器和触发器组成，触发器用于存储数据，比较器用于将输入数据与触发器中的数据进行比较并输出匹配信号。本发明的数据压缩系统实现了基于FPGA的高速无损数据压缩，扩大了适用范围。
发明专利
CN200910072250.5
2009-06-11
CN101572552
2009-11-04
H03M7/30(2006.01)I
哈尔滨工业大学
王立欣;吕 超;宋 巍;罗伟林;张玉霞
150001黑龙江省哈尔滨市南岗区西大直街92号
哈尔滨市松花江专利商标事务所
张宏威
黑龙江;23
1、基于内容可寻址存储器的高速无损数据压缩系统，它包括时钟模块(4)、输入数据缓存模块(1)、字典模块(5)、LZW算法核心模块(2)和输出编码模块(3)，其中：时钟模块(4)，用于提供系统所需要的所有时钟信号；输入数据缓存模块(1)，由FPGA内部的先入先出存储器FIFO构成，用于缓存输入数据，并将输入的数据以数据流的形式提供给LZW算法核心模块进行压缩；LZW算法核心模块(2)，所述LZW算法核心模块用于接收输入数据缓存模块输出的数据流；还用于通过对字典的初始化、查找、更新以及LZW算法的应用实现对输入数据流的压缩，并将压缩后生成的代码流输入到输出编码模块；输出编码模块(3)，用于根据后端存储器或总线位宽的需要将输入的代码流转换成预期的数据流；其特征在于，所述字典模块(5)由FPGA内部的CAM构造，所述CAM的位宽为17位，深度为512；并且所述CAM中存储体的地址对应LZW算法核心模块中的LZW算法的代码。