一种LUT结构和FPGA

摘要：

一种LUT结构，涉及集成电路技术。本发明包括下述单元：地址预编码单元，具有两个2输入接口，通过两个4输出接口与数据读出编码控制单元连接，还通过两个4输出接口与编码地址锁存单元连接；编码地址锁存单元，通过两个4输出接口与数据写入编码控制单元连接；具有数据输出接口的数据读出编码控制单元，通过数据线与存储单元连接；存储单元，用于读写及存储数据；具有数据输入接口的数据写入编码控制单元，通过数据线与存储单元连接。本发明提高了FPGA的资源利用率，采用本发明的FPGA可以节省芯片面积，更利于实现高度集成化和小型化。

专利类型：发明专利

申请/专利号：CN200910058327.3

申请日期：2009-02-13

公开/公告号：CN101488747

公开/公告日：2009-07-22

主分类号：H03K19/177(2006.01)I

申请/专利权人:成都华微电子系统有限公司

发明/设计人:李 平;李文昌;曾 波;丛伟林;侯伶俐;鞠瑜华

主申请人地址:610041四川省成都市高新区高朋大道11号高新区科技工业园D座

专利代理机构:成都惠迪专利事务所

代理人:刘 勋

国别省市代码:四川;51

权利要求：

1、一种LUT结构，其特征在于，包括下述单元：地址预编码单元，具有两个2输入接口，通过两个4输出接口与数据读出编码控制单元连接，还通过两个4输出接口与编码地址锁存单元连接；编码地址锁存单元，通过两个4输出接口与数据写入编码控制单元连接；具有数据输出接口的数据读出编码控制单元，通过数据线与存储单元连接；存储单元，用于读写及存储数据；具有数据输入接口的数据写入编码控制单元，通过数据线与存储单元连接。