全二进制权电容的分段电容阵列
本发明涉及一种集成电路技术领域的全二进制权电容的分段电容阵列,包括:最高有效位电容阵列,最低有效位电容阵列,连接在最高有效位电容阵列和最低有效位电容阵列之间的多组分段电容阵列,以及各分段电容阵列之间的连接电容,所述连接电容完全由单位电容C<sub>0</sub>的全二进制权倍数组成,连接电容是由连接两段电容阵列中的下一段电容阵列中的所有二进制权电容串联,再将其串联电容进行两组并联构成的。本发明避免了采用非二进制权电容值和避免了在实现高精度模数转换器或者数模转换时所需要的电容大小和芯片面积,同时一定程度上缓减了电容之间匹配的极限瓶颈。
发明专利
CN200910049404.9
2009-04-16
CN101534115
2009-09-16
H03K19/00(2006.01)I
上海交通大学
孙 磊;戴庆元;乔高帅;谢 芳;曹 斌
200240上海市闵行区东川路800号
上海交达专利事务所
王锡麟%王桂忠
上海;31
1、一种全二进制权电容的分段电容阵列,包括:最高有效位电容阵列、最低有效位电容阵列、连接在最高有效位电容阵列和最低有效位电容阵列之间的多组分段电容阵列,以及各分段电容阵列之间的连接电容,其特征在于:所述连接电容完全由单位电容C0的全二进制权倍数组成,连接电容是由连接两段电容阵列中的下一段电容阵列中的所有二进制权电容串联,再将其串联电容进行两组并联构成。