一种基于可逆逻辑门的DES加密系统的运算单元设计方法

摘要：

本发明涉及一种低功耗DES加密系统的基于可逆逻辑门的运算单元，本发明利用Fredkin门和Feynman门的级联构造了一种基于可逆逻辑门的可逆D触发器、可逆移位寄存器，在此基础上，构造了DES加密系统的运算单元的可逆设计。由于本申请对DES加密系统中运算单元的主要器件进行了基于可逆逻辑门的设计，避免了系统中因逻辑信息位的丢失产生的能量损耗，减少了系统能耗。

专利类型：发明专利

申请/专利号：CN200910031130.0

申请日期：2009-04-28

公开/公告号：CN101546994

公开/公告日：2009-09-30

主分类号：H03K3/037(2006.01)I

申请/专利权人:南通大学

发明/设计人:管致锦;朱文颖;倪丽惠

主申请人地址:226019江苏省南通市南通大学新校区啬园路9号

专利代理机构:南京众联专利代理有限公司

代理人:顾伯兴

国别省市代码:江苏;32

权利要求：

1、一种用于低功耗DES加密系统的可逆D触发器，其特征在于：由第一Fredkin门、第一Feynman门、第二Fredkin门、第二Feynman门级联而成，第一Fredkin门的第二比特输出作为第一Feynman门的第一比特输入，第二Fredkin门的第三比特输出作为第二Feynman门的第一比特输入，第一Feynman门的第一比特输出作为第二Fredkin门的第三比特输入，且第一、第二Feynman门的第二比特输出分别反馈至第一、第二Fredkin门的第二比特输入。