一种用于低功耗加密系统的可逆逻辑单元的实现方法

摘要：

本发明涉及一种加密系统的低功耗解决方案，加密系统的能量消耗主要源于加密处理器中的运算器，对加密处理器中的运算器采用可逆逻辑门设计，可以避免因逻辑信息位的丢失产生的能量损耗，进而减少能耗。为此，本发明提出了基于Toffoli门的4输入/输出可逆全加器基本单元网络FAN，构造了可逆全加器基本单元FAU，并利用FAU设计了可逆进位传送加法器、进位存储加法器，使用Fredkin门和Feynman门构造了可逆D锁存器和主从型D触发器，使用主从型可逆D触发器构造了可逆移位寄存器和可逆寄存器，以此设计了可逆的Montgomery乘法器。本发明具有低能耗、易于构造及加密性能好的优点。

专利类型：发明专利

申请/专利号：CN200910029408.0

申请日期：2009-04-13

公开/公告号：CN101521504

公开/公告日：2009-09-02

主分类号：H03K19/00(2006.01)I

申请/专利权人:南通大学

发明/设计人:管致锦;秦小麟;朱文颖;倪丽惠

主申请人地址:226019江苏省南通市啬园路9号

专利代理机构:南京众联专利代理有限公司

代理人:顾伯兴

国别省市代码:江苏;32

权利要求：

1、一种用于低功耗加密系统的可逆全加器基本单元FAU的实现方法，其特征在于：1)首先创建一个函数作为可逆网络，函数表达式如下：2)采用Toffoli门的级联，并以简单交换门作为辅助设计，构建4输入/输出可逆逻辑网络；3)通过分析上述函数的逻辑特点，将可逆网络输入端x3的值保持为0，得到一个可逆全加器的基本单元网络，通过该可逆全加器的基本单元网络，构造一个可逆全加器的基本单元FAU，其中该基本单元的第三位输入始终保持为0；输出的第一和第二位为无用输出信息位，第三位为加法运算的值，第四位为加法运算的进位。