在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器

摘要：

本发明提供一种用于ADC的西格玛-德尔塔调制器(200)，将输入信号传送到环路滤波器(20)，随后传到该调制器(200)的多位数字转换器(30)。将数字转换器(30)的输出传送到数字滤波器(50)，并且将反馈信号反馈到环路滤波器(20)，该反馈信号具有比多位数字转换器(30)产生的位更少的位。没有为数字滤波器(50)采用单独的反馈环路，从而减少了为稳定操作调节环路滤波器的需要。数字滤波器(50)在西格玛-德尔塔调制器(200)的通带中可以具有大于1的阶次。

专利类型：发明专利

申请/专利号：CN200880125097.1

申请日期：2008-12-16

公开/公告号：CN101971502A

公开/公告日：2011-02-09

主分类号：H03M3/02(2006.01)I

申请/专利权人:意法爱立信有限公司

发明/设计人:罗伯特·亨里库斯·玛格丽塔·范费尔德霍温

主申请人地址:瑞士日内瓦

专利代理机构:北京天昊联合知识产权代理有限公司 11112

代理人:陈源%张天舒

国别省市代码:瑞士;CH

权利要求：

一种西格玛?德尔塔调制器，包括：求和级，用于产生作为输入信号和反馈信号之差的误差信号；环路滤波器，耦接于所述求和级的输出端，用于对所述误差信号滤波；多位数字转换器，耦接于所述环路滤波器的输出端，用于将滤波后的误差信号数字化；数字滤波器，耦接于所述多位数字转换器的输出端；以及反馈路径，将所述数字滤波器的输出端耦接到所述求和级，用于将所述反馈信号提供到所述求和级，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位，并且没有其它反馈路径将所述数字滤波器的输出端耦接到所述数字滤波器的输入端。