偏压电路和具有该偏压电路的半导体集成电路
本发明提供一种偏压电路和具有该偏压电路的半导体集成电路。在将多个模拟信号通过各电容(C)传输到模拟信号处理电路(ANA2)的各输入端子时,将这些模拟信号的信号地线等的偏置电压提供给模拟信号处理电路的偏压电路(Bias)中,运算放大器(OpAS)从内置的差动放大电路(DA)的非反相输入(VIP)输入偏置电压(VIr),内置输出放大电路(OA1)的输出端子与差动放大电路的反相输入(VIM)连接,构成电压输出器。还设置多个输出放大电路(OA2~OAn),它们的输入端子与差动放大电路的输出端子连接,它们的输出端子与模拟信号处理电路的各输入端子(IN1~INn)连接。因此,不产生面积和功耗的增大,不导致模拟信号处理电路的各输入端子间的偏移的增大,能够有效防止这些输入端子间的相互干扰。
发明专利
CN200880003246.7
2008-05-28
CN101595638
2009-12-02
H03F3/34(2006.01)I
松下电器产业株式会社
松下刚;冈浩二;中顺一
日本大阪府
北京市金杜律师事务所
王茂华
日本;JP
1.一种偏压电路,从多个输出端子输出同一偏置电压,其特征在于,包括:运算放大器,其具有差动放大电路、以及由第一晶体管和栅极被施加上述差动放大电路的输出电压的第二晶体管构成的内置CMOS输出放大电路;和多个CMOS输出放大电路,上述CMOS输出放大电路与上述内置CMOS输出放大电路结构相同,由第三晶体管和第四晶体管构成,上述运算放大器的差动放大电路中,非反相输入端子被输入恒定电压,上述运算放大器的内置CMOS输出放大电路的输出被反馈至反相输入端子,上述内置CMOS输出放大电路与上述多个CMOS输出放大电路并联连接,上述多个CMOS输出放大电路的第三晶体管的栅极分别与上述内置CMOS输出放大电路的第一晶体管的栅极相连接,并且上述多个CMOS输出放大电路的第四晶体管的栅极分别与上述内置CMOS输出放大电路的第二晶体管的栅极相连接,上述多个CMOS输出放大电路的上述第三晶体管和上述第四晶体管的漏极连接点与上述多个输出端子相连接。