对可变大小分组进行LDPC编码和译码
本文描述了用于支持低密度奇偶校验(LDPC)编码和译码的技术。根据一个方面，可采用具有不同维度的一组基本奇偶校验矩阵和由2的不同次幂组成的一组提升值来支持对具有可变大小的分组进行LDPC编码和译码。维度为m<sub>B</sub>×n<sub>B</sub>的基本奇偶校验矩阵G可用于对具有k<sub>B</sub>＝n<sub>B</sub>-m<sub>B</sub>个信息比特的分组进行编码，以获取具有n<sub>B</sub>个编码比特的码字。可采用提升值L来“提升”该基本奇偶校验矩阵，以获取经过提升的维度为L·m<sub>B</sub>×L·n<sub>B</sub>的奇偶校验矩阵H。经过提升的奇偶校验矩阵可用于对具有多至L·k<sub>B</sub>个信息比特的分组进行编码，以获取具有L·n<sub>B</sub>个编码比特的码字。采用这样一组基本奇偶校验矩阵和一组提升值可以支持各种分组大小。
发明专利
CN200880002904.0
2008-01-24
CN101601187
2009-12-09
H03M13/11(2006.01)I
高通股份有限公司
A·汉德卡尔;T·理查森
美国加利福尼亚
永新专利商标代理有限公司
宋献涛%王 英
美国;US
1、一种装置，包括：至少一个处理器，用于：基于具有不同维度的一组基本奇偶校验矩阵和由2的不同次幂组成的一组提升值，对具有可变大小的分组进行编码或译码；存储器，其耦合到所述至少一个处理器，并用于存储针对所述一组基本奇偶校验矩阵的参数。