增益限幅电路

摘要：

本实用新型提供了一种增益限幅电路由N个具有差分输入和差分输出的增益级依次串联连接，第一增益级的差分输入作为增益限幅电路的信号输入端，最后一级增益级的差分输出作为增益限幅电路的信号输出端，用于接收反馈的增益级还具有第二差分输入，第K级增益级的差分输出通过反馈环路反馈给接收反馈的第M级增益级的第二差分输入信号，K为1到N之间的任意整数，M小于等于K，且各个增益级仅被包含在一个反馈环路中。该增益限幅电路可以减少集成电路的芯片管脚及外围元件，适用于低压工作。

专利类型：实用新型

申请/专利号：CN200820166832.0

申请日期：2008-10-22

公开/公告号：CN201319585

公开/公告日：2009-09-30

主分类号：H03G3/20(2006.01)I

申请/专利权人:杭州士兰微电子股份有限公司

发明/设计人:郑泉智

主申请人地址:310012浙江省杭州市黄姑山路4号(高新区)

国别省市代码:浙江;33

权利要求：

1.一种增益限幅电路，其特征在于由N个具有差分输入和差分输出的增益级依次串联连接，第一增益级的差分输入作为增益限幅电路的信号输入端，最后一级增益级的差分输出作为增益限幅电路的信号输出端，用于接收反馈的增益级还具有第二差分输入，第K级增益级的差分输出通过反馈环路反馈给接收反馈的第M级增益级的第二差分输入信号，K为1到N之间的任意整数，M小于等于K，且各个增益级仅被包含在一个反馈环路中。