一种LDPC译码器及其实现译码的方法
本发明公开了一种低密度奇偶校验(LDPC，Low-Density Parity Check)译码器及其实现译码的方法。本发明LDPC译码器在信息传递过程中，每一层处理完后，变量节点信息都会被当前参与的校验节点更新，由于变量节点还参与了其他校验节点，因此当VCVNU单元处理到包含其他校验节点的层时，将用到更新后的变量节点信息。由此可见，变量节点信息在层间是不断更新的，这种信息传递机制和现有的完全不同，本发明的信息传递机制更充分地利用了已知信息，从而提高了收敛速度，以更少的迭代次数完成译码，减少了译码延迟，同时增强了译码性能。同时，由于C2V信息的大大简化，使得存储器单元得到了很大程度的节省，从而有效地节省了存储空间。
发明专利
CN200810239700.0
2008-12-15
CN101478312
2009-07-08
H03M13/11(2006.01)I
北京创毅视讯科技有限公司
张 辉;王西强;柳 敦
100084北京市海淀区中关村东路1号院8号楼清华科技园科技大厦A座803号
北京德琦知识产权代理有限公司
王 琦%王诚华
北京;11
1. 一种低密度奇偶校验LDPC译码器，其特征在于，至少包括控制单元、存储单元和变量-校验-变量节点单元VCVNU单元，其中，控制单元，用于控制整个译码过程，包括先验信息的输入控制，迭代是否继续的控制，以及迭代结束后的输出控制；存储器单元包括第一存储器组和第二存储器组：第一存储器组用于保存在迭代过程中不断更新的变量节点的信息；第二存储器组用于保存校验节点传送给变量节点的信息；VCVNU单元，用于针对校验矩阵的行，对变量节点进行预处理，计算变量节点和校验节点之间的信息传递并更新变量节点。