一种可在线编程的准循环LDPC码编码器装置
可在线编程的准循环LDPC码编码器装置属于编码器技术领域，其特征在于，它采用专用CPU结构，包括：指令存储器、校验矩阵存储器、接口总线、寄存器堆、辅助寄存器、数据通路、数据总线以及程序控制器，外部的主控处理器可通过接口总线向校验矩阵存储器输入校验矩阵参数、向指令存储器输入用于计算校验位的计算公式的程序，程序包括三种专用的中粒度运算指令，其中每条指令可处理小于或等于编码数据规模的向量，程序控制器按顺序执行这些指令，便可完成准循环LDPC编码所需的全部运算，在程序控制器控制下，本发明通过共享作为算术运算单元的数据通路提高了硬件的利用率和可配置性，以对从数据接口输入的待编码数据进行编码。
发明专利
CN200810226489.9
2008-11-12
CN101399553
2009-04-01
H03M13/11(2006.01)I
清华大学
李 亮;张秀军;杨海斌;赵 明;赵熠飞;周世东
100084北京市100084-82信箱
北京众合诚成知识产权代理有限公司
朱 琨
北京;11
1. 一种可在线编程的准循环LDPC码编码器装置，其特征在于，所述准循环LDPC码编码器装置是用下述各个单元以CPU形式集成在数字集成电路芯片中实现的，所述下述各个单元包括：指令存储器、校验矩阵存储器、接口总线、寄存器堆、辅助寄存器、数据通路、数据总线以及程序控制器，其中：校验矩阵存储器与所述接口总线互连，通过所述接口总线从外部的主控处理器输入：已经被划分成c×t个z×z维循环置换矩阵Aij的校验矩阵Hqc，其中c＝m/z，m是校验位的长度，z为膨胀因子，t＝n/z，n是码长，n>m，1≤i≤c，1≤j≤t，所述Hqc表示为：所述准循环LDPC码中所述Aij的重量为1，已经根据Richardson和Urbanke提出的RU编码算法把所述校验矩阵Hqc划分成下述一系列子矩阵：A、B、C、D、E、F，其中，所述子矩阵A的大小为为(m-g)×(n-m)，所述子矩阵B的大小为(m-g)×g，所述子矩阵F的大小为(m-g)×(m-g)，F为下三角矩阵，所述子矩阵C的大小为g×(n-m)，所述子矩阵D的大小为g×g，所述子矩阵E的大小为g×(m-g)，其中，n，m，g为正整数，g为所述校验矩阵Hqc与下三角矩阵的距离，所述校验矩阵存储器的存储格式为：移位值，宽度为设定值，所述移位值是指：所述z×z维循环置换矩阵Aij是由z×z维单位矩阵循环右移得到，各Aij和所述循环右移操作一一对应的移位值，向量序号，宽度为设定值，用于定位与所述各子矩阵A～F中的各个循环置换矩阵Aij进行运算的向量，指令存储器，与所述接口总线互连，通过所述接口总线从所述外部主控处理器输入用于按下列公式来计算校验位的三种中粒度运算指令，其中：用于计算各校验位的公式为：p1T＝Ψ-1[EF-1AsT+CsT]，p2T＝F-1[AsT+Bp1T]，Ψ＝-EF-1B+D，其中，Ψ-1表示Ψ的逆矩阵，由(g/z)×(g/z)个z×z维循环矩阵组成，每个z×z维循环矩阵等于多个循环置换矩阵之和，s为输入的待编码数据，s长度为n-m，p1的长度为g，p2的长度为m-g，所述p1、p2组合后是各个校验位，所述三种中粒度运算公式用指令表示后分别为：(1)所述循环置换矩阵Aij与长向量乘的指令MVM：i＝1，1≤j≤t时1≤i≤c，1≤j≤t时类推，(2)所述循环置换矩阵Aij与z维长向量乘法累加和指令MSMAC，用于计算所述下三角矩阵F的逆矩阵F-1和向量AsT，或者F-1和向量(AsT+Bp1T)的乘积，此时，把所述AsT或(AsT+Bp1T)记作为y，x记作方程F-1y的乘积，即F-1y＝x，则在采用高斯消去法计算x时需要用解方程Fx＝y的方法，在所述下三角矩阵F的大小为fz×fz的矩阵，x和y是fz的向量时，要先用所述循环置换矩阵和向量的乘法x1＝F11-1·y1求出x1，再把该x1回代到方程Fx＝y中，先按下式更新y2~yf，降低所述方程的维数：对上述新的方程，再计算x2＝F22-1·y2，把该x2回代到该新的方程中，更新y3~yf，依次类推，求出x1~xf，(3)长向量模2和指令VXOR为：所述指令存储器中可编程编码的指令格式为：指令类型，宽3位；循环数，为该指令中需要计算的细粒度运算的个数，位宽5位，所述细粒度运算有两种，分别为：z×z循环置换矩阵和z维向量的乘法，以及z维向量和z维向量的模2和；以及各自的位宽都为8位的三个地址：校验地址、源地址和目的地址，所述指令存储器的读端口由所述程序控制器控制，所存储的指令被顺序地读出并执行，程序控制器根据所述校验地址读校验矩阵存储器，根据所述源地址读寄存器堆，根据所述目的地址将运算结果写入寄存器堆，所述指令存储器的写端口与所述接口总线相连，每完成所述的一条运算指令，需要多个时钟周期，每个所述时钟周期进行一个所述细粒度运算，数据通路，分别和所述校验矩阵存储器、寄存器堆和辅助寄存器互连，用于完成所述每一条指令中的算术运算，其中包括将一个z维向量循环移位及所述循环移位的结果和另一个z维向量做模2加法，寄存器堆，是一个具有一个读端口和一个写端口的存储器，与所述数据总线相连，保存待编码数据，同时又供所述数据通路读取中间结果和编码结果，并把该编码结果送往所述数据总线，辅助寄存器，数据宽度和所述寄存器堆的数据宽度相同，只存储一个数据：所述每条指令所需要的第三个操作数或者中间变量，程序控制器，按顺序读取并执行指令存储器中预存的用于计算所述p1、p2所需的所述三种中粒度运算指令的程序，根据所述程序指令分别从所述校验矩阵存储器、寄存器堆中读取所述码编码参数：m、n、g，各个子矩阵A～F，以及待编码数据和中间结果，控制所述数据通路计算各校验位。