一种输出缓冲电路
本发明公开了一种具有抗噪声和负载自适应能力的输出缓冲电路,它包括前级驱动器、第一充放电电路和第二充放电电路,前级驱动器为第一充放电电路和第二充放电电路提供驱动信号,并使得第一充放电电路和第二充放电电路在不同的时刻导通。第一放电电路中二极管形式连接的PMOS管和二极管连接的NMOS管在充放电快结束时自动关断,增大了从输出端看到的电阻,使得电路具有很好的抗噪声特性。另外,本发明的结构可以使得两条充放电电路同时导通的时间长短占整个转换过程的比例大小,即电路提供的驱动能力,随负载的变化而变化,从而具有负载自适应能力。因此本发明具有低功耗、抗噪声、负载自适应特性。
发明专利
CN200810197387.9
2008-10-24
CN101394177
2009-03-25
H03K19/0175(2006.01)I
华中科技大学
邹雪城;刘政林;林映嫣;王双洋;雷鑑铭;高 专;李 伟;杨 蕾
430074湖北省武汉市洪山区珞喻路1037号
华中科技大学专利中心
曹葆青
湖北;42
1、一种输出缓冲电路,包括前级驱动器(3),其输入信号IN和IN为一对反相信号,其输出信号为具有时序关系的输出控制信号PU1、PU2、PD1和PD2;其特征在于:它还包括第一充放电电路(1)和第二充放电电路(2);第一充放电电路(1)包括第一、第二PMOS管(MP1、MP2)和第一、第二NMOS管(MN1、MN2);第二PMOS管(MP2)的源极接电源电压VCC,栅极接前级驱动器(3)的输出控制信号PU1,漏极接第一PMOS管(MP1)的源极,第一PMOS管(MP1)的栅极和漏极相连构成二极管连接形式、并接到缓冲电路的输出端OUT;第二NMOS管(MN2)的源极接地,栅极接前级驱动器(3)的输出控制信号PD1,漏极接第一NMOS管(MN1)的源极,第一NMOS管(MN1)的栅极和漏极相连构成二极管连接形式、并接到缓冲电路的输出端OUT;第二充放电电路(2)包括第三PMOS管(MP3)和第三NMOS管(MN3);第三PMOS管(MP3)的源极接电源电压VCC,栅极接前级驱动器(3)的输出控制信号PU2,漏极接缓冲电路的输出端OUT;第三NMOS管(MN3)的源极接地,栅极接前级驱动器的输出控制信号PU2,漏极与缓冲电路的输出端OUT相接。