半导体集成电路

摘要：

本发明提供一种在装载了多个功能块的SoC中适用于基于向量输入的漏电流削减方法的扫描链结构及其控制方法。该半导体集成电路器件包括具有多个功能块的多个电源块(Area1～AreaN)、能够对电源块提供工作用电源的电源开关(PSW1～PSWN)、对每个电源块设置的扫描链、对扫描链提供能够转变为低漏电状态的向量的存储部(VEC)，通过将扫描链改为仅连接非工作的功能块，而能在短时间内转变为低漏电状态。

专利类型：发明专利

申请/专利号：CN200810184445.4

申请日期：2008-12-24

公开/公告号：CN101471652

公开/公告日：2009-07-01

主分类号：H03K19/00(2006.01)I

申请/专利权人:株式会社瑞萨科技

发明/设计人:大津贺一雄;长田健一;菅野雄介

主申请人地址:日本东京都

专利代理机构:北京市金杜律师事务所

代理人:王茂华

国别省市代码:日本;JP

权利要求：

1. 一种半导体集成电路器件，其特征在于，具有：第一电源块，其具有第一功能块和第二功能块，其中，该第一功能块具有第一触发器、第二触发器以及第一组合电路，该第二功能块具有第三触发器、第四触发器以及第二组合电路；第一扫描链，其包含上述第一触发器和上述第二触发器；以及第二扫描链，其包含上述第三触发器和上述第四触发器，能设定为以下模式中的任一种模式：第一模式，切断向上述第一电源块提供的电源；第二模式，通过上述第一扫描链向上述第一组合电路输入不依存于上述第一触发器的前级电路和上述第二触发器的前级电路的第一向量，然后切断向上述第一功能块输入的第一时钟信号；以及第三模式，不进行上述第一向量的输入而仅切断上述第一时钟信号。