四分之一周期延迟时钟发生器

摘要：

本发明实施例涉及一种四分之一周期延迟时钟发生器。根据本发明实施例，四分之一周期延迟时钟发生器可以包括：用以产生参考时钟信号的参考时钟发生器；第一逻辑电路，该第一逻辑电路用来在参考时钟信号的上升沿捕捉输入到其中的第一输入信号并且输出第一输入信号作为第一输出信号直到参考时钟信号的下一个上升沿；第二逻辑电路，该第二逻辑电路用来捕捉输入到其中的第二输入信号并且输出第二输入信号作为第二输出信号。第一输出信号可以被反相并作为第一输入信号被输入给第一逻辑电路，并且第二逻辑电路可以接收来自第一逻辑电路的第一输出信号作为第二输入信号。

专利类型：发明专利

申请/专利号：CN200810177603.3

申请日期：2008-11-17

公开/公告号：CN101471645

公开/公告日：2009-07-01

主分类号：H03K5/13(2006.01)I

申请/专利权人:东部高科股份有限公司

发明/设计人:李德孝;张炳琸

主申请人地址:韩国首尔

专利代理机构:北京康信知识产权代理有限责任公司

代理人:李丙林%张 英

国别省市代码:韩国;KR

权利要求：

1. 一种器件，包括：参考时钟发生器，用以产生参考时钟信号；第一逻辑电路，所述第一逻辑电路用来在所述参考时钟信号的上升沿捕捉输入到所述第一逻辑电路中的第一输入信号，并输出所述第一输入信号作为第一输出信号直到所述参考时钟信号的下一个上升沿，其中，所述第一输出信号被反相然后被输入给所述第一逻辑电路作为所述第一输入信号；以及第二逻辑电路，所述第二逻辑电路用来捕捉输入到所述第二逻辑电路中的第二输入信号，并且输出所述第二输入信号作为第二输出信号，其中，所述第二逻辑电路被构造用来接收来自所述第一逻辑电路的所述第一输出信号作为所述第二输入信号。