全数字锁相环、环路频宽校准方法与环路增益校准方法

摘要：

本发明提供全数字锁相环、环路频宽校准方法与环路增益校准方法。一种环路频宽校准方法，用于全数字锁相环。环路频宽校准方法包含根据全数字锁相环的时间数字转换器的增益、数控振荡器的增益或时间数字转换器的增益与数控振荡器的增益二者的组合，通过调整全数字锁相环的比例式路径模块的放大器的增益，来校准全数字锁相环的环路频宽。上述环路频宽校准方法达到精确校准全数字锁相环的环路频宽的效果。

专利类型：发明专利

申请/专利号：CN200810169984.0

申请日期：2008-10-16

公开/公告号：CN101414822

公开/公告日：2009-04-22

主分类号：H03L7/08(2006.01)I

申请/专利权人:联发科技股份有限公司

发明/设计人:张湘辉;汪炳颖;詹景宏;谢秉谕

主申请人地址:台湾省新竹科学工业园区

专利代理机构:北京三友知识产权代理有限公司

代理人:任默闻

国别省市代码:台湾;71

权利要求：

1. 一种环路频宽校准方法，用于全数字锁相环，所述的环路频宽校准方法包含：根据所述的全数字锁相环的时间数字转换器的增益、数控振荡器的增益或所述的时间数字转换器的增益与所述的数控振荡器的增益二者的组合，通过调整所述的全数字锁相环的比例式路径模块的放大器的增益，来校准所述的全数字锁相环的环路频宽。