一种时钟信号同步的电路和方法

摘要：

本发明公开的通过鉴频/鉴相器、电荷泵和电阻电容振荡器依次连接，所述鉴频/鉴相器的输入端接输入的脉冲信号和反馈的时钟信号，FPD对输入的脉冲信号和反馈的时钟信号进行频率和相位的比较，当频率和相位相同时，FPD产生数字电平信号使与FPD连接的CP的输出电压保持一定的电压值，当频率和相位不同时，FPD产生数字电平信号控制CP的输出电压的改变；本发明是利用数据脉冲宽度恢复该数据的采样时钟，这样的原理可以省去了晶体振荡器，降低产品成本，同时实现的电路结构非常简单。

专利类型：发明专利

申请/专利号：CN200810148002.X

申请日期：2008-12-25

公开/公告号：CN101499799

公开/公告日：2009-08-05

主分类号：H03L7/06(2006.01)I

申请/专利权人:四川登巅微电子有限公司

发明/设计人:吴召雷;郭向阳

主申请人地址:610041四川省成都市高新区孵化园7号楼409室

专利代理机构:成都天嘉专利事务所(普通合伙)

代理人:徐 丰

国别省市代码:四川;51

权利要求：

1、一种时钟信号同步的电路，其特征在于：包括一个鉴频/鉴相器FPD，电荷泵CP和RC振荡器，所述鉴频/鉴相器的输入端接输入的脉冲信号和反馈的时钟信号，鉴频/鉴相器的输出端连接电荷泵的输入端，电荷泵的输出端连接电阻电容振荡器的输入端，电阻电容振荡器的输出端连接鉴频/鉴相器的输入端。