具有低本征延迟的相移电路

摘要：

描述一种具有本征延迟的相移电路，所述相移电路包括两个而不是四个延迟链及相应的选择器。这提供了显著的面积节省而且减少了所述相移电路的本征延迟，这对其中没有本征延迟匹配的实施例尤其有益。在一个特定实施例中，相移电路包括第一延迟电路和匹配延迟电路。所述第一延迟电路提供包括第一本征延迟和第一有意延迟的第一延迟。所述匹配延迟电路提供与第一本征延迟相匹配的匹配延迟。在一个特定实施例中，所述相移电路还包括第二延迟电路，用以提供包括第二本征延迟和第二有意延迟的第二延迟，其中第二本征延迟与第一本征延迟相匹配并且第二有意延迟是第一有意延迟的一半。匹配所述第一延迟电路的本征延迟允许把其输出与输入信号的延迟版本相比较，而不是与输入信号相比较。因此，所述相移电路可工作的输入信号的最大频率(Fmax)不受本征延迟或所述相移电路可工作的输入信号的最小频率(Fmin)的限制。

专利类型：发明专利

申请/专利号：CN200810128022.0

申请日期：2008-07-09

公开/公告号：CN101355350

公开/公告日：2009-01-28

主分类号：H03K5/13(2006.01)I

申请/专利权人:阿尔特拉公司

发明/设计人:A·恩格仁

主申请人地址:美国加利福尼亚

专利代理机构:北京纪凯知识产权代理有限公司

代理人:赵蓉民

国别省市代码:美国;US

权利要求：

1.一种相移电路，其包括：提供第一延迟的第一延迟电路，其中所述第一延迟包括第一本征延迟和第一有意延迟；及提供匹配延迟的一个延迟匹配电路，其中所述匹配延迟与所述第一本征延迟匹配。