一种稳定时钟的方法和装置

摘要：

本发明实施例公开了一种稳定时钟的方法和装置，该方法包括：根据输入时钟和输出反馈时钟得到反映输入时钟和输出反馈时钟的相位差的信号，对反映输入时钟和输出反馈时钟的相位差的信号进行低通滤波；根据滤波后信号对锁相环PLL的分频数进行调整，以影响PLL产生的输出时钟；将所述输出反馈时钟更新为所述输出时钟。本发明通过对输入时钟和输出反馈时钟的相位差进行低通滤波，根据滤波后的输入时钟和输出反馈时钟的相位差对PLL的分频数进行调整，从而降低了对PLL中LPF的带宽的要求，满足对输入时钟的低带宽滤波要求，并生成稳定的输出时钟。

专利类型：发明专利

申请/专利号：CN200810093890.X

申请日期：2008-05-04

公开/公告号：CN101572543

公开/公告日：2009-11-04

主分类号：H03L7/08(2006.01)I

申请/专利权人:华为技术有限公司

发明/设计人:李 波

主申请人地址:518129广东省深圳市龙岗区坂田华为总部办公楼

专利代理机构:北京挺立专利事务所

代理人:叶树明

国别省市代码:广东;44

权利要求：

1、一种稳定时钟的方法，其特征在于，包括以下步骤：根据输入时钟和输出反馈时钟得到反映输入时钟和输出反馈时钟的相位差的信号，对反映输入时钟和输出反馈时钟的相位差的信号进行低通滤波；根据滤波后信号对锁相环PLL的分频数进行调整，以影响PLL产生的输出时钟；将所述输出反馈时钟更新为所述输出时钟。