具有可互连不同逻辑块中的逻辑元件的逻辑阵列块互连线的可编程逻辑器件

摘要：

一种具有逻辑阵列块(LAB)互连线的可编程逻辑器件(PLD)，所述LAB互连线跨越该阵列中的相邻LAB并且具有互连不同LAB中的两个逻辑单元的能力。该PLD包括以阵列排列的多个以及互连该阵列的LAB的多条LAB间线。每个所述LAB包括预定数量的逻辑元件，在所述LAB中的所述预定数量的逻辑元件之间分配的一个或更多个控制信号，和跨越该阵列中不同LAB内的逻辑元件之间的LAB线。在不同的实施例中，LAB线被排列成交错排列模式，其中这些线之间存在一预定间距。在其他实施例中，相邻LAB的控制信号可以重叠，以允许控制信号被路由到相邻LAB的逻辑元件。

专利类型：发明专利

申请/专利号：CN200810082901.4

申请日期：2008-03-07

公开/公告号：CN101527562

公开/公告日：2009-09-09

主分类号：H03K19/177(2006.01)I

申请/专利权人:阿尔特拉公司

发明/设计人:D·刘易斯;D·卡什曼

主申请人地址:美国加利福尼亚

专利代理机构:北京纪凯知识产权代理有限公司

代理人:赵蓉民

国别省市代码:美国;US

权利要求：

1.一种设备，其包含：可编程逻辑器件，该可编程逻辑器件包括：以阵列排列的多个逻辑阵列块LAB；多条LAB互连线，其互连该阵列的所述LAB，其中每个所述LAB进一步包括：预定数量的逻辑元件；一个或更多个控制信号，其在所述LAB中的所述预定数量的逻辑元件之间被分发；和多条LAB线，其跨越在该阵列中不同LAB内的逻辑元件之间。