∑-Δ小数频率合成器中∑-Δ调制器时钟控制电路

摘要：

一种∑-Δ小数频率合成器中∑-Δ调制器时钟控制电路，包括有∑-Δ调制器，接收与外部连接的压控振荡器发过来的VCO信号以及接收∑-Δ调制器所发出的信号的延迟单元。延迟单元包括有分频器和延迟电路，其中，分频器的输入端接收外部压控振荡器发过来的VCO信号，分频器的输入端还与∑-Δ调制器连接收其所发出的信号；分频器的输出端分别连接外部PFD以及连接延迟电路，延迟电路向∑-Δ调制器输出∑-Δ调制器时钟信号。本发明具有广泛的适用性，无论小数型频率合成器中的分频器采用何种结构、DSM采用何种结构，都可以应用，以确保分频器读入正确的分频数，并消除数字电路开关翻转对PFD的影响，保证了相位比较的准确性，进而提高系统性能。

专利类型：发明专利

申请/专利号：CN200810052703.3

申请日期：2008-04-11

公开/公告号：CN101257303

公开/公告日：2008-09-03

主分类号：H03L7/18(2006.01)I

申请/专利权人:天津大学

发明/设计人:张 为;周永奇;刘 洋

主申请人地址:300072天津市南开区卫津路92号

专利代理机构:天津市北洋有限责任专利代理事务所

代理人:江镇华

国别省市代码:天津;12

权利要求：

1.一种∑-Δ小数频率合成器中∑-Δ调制器时钟控制电路，其特征在于，包括有∑-Δ调制器(4)，接收与外部连接的压控振荡器发过来的VCO信号以及接收∑-Δ调制器(4)所发出的信号的延迟单元(1)。