基于FPGA设计的串行自适应消噪模块

摘要：

本发明涉及数字滤波设备领域的基于FPGA设计的串行自适应消噪模块，该模块的信号转换电路的两个输入端分别与原始信号s(n)及噪声输入信号r(n)相连接，信号转换电路输出的输入信号s1(n)和参考信号r1(n)分别连接到串行LMS滤波器电路的两个输入端，该信号转换电路输出的缩小倍数b、调整信号m分别与μ值计算电路的输入端、输出调整电路的一个输入端相连接，μ值计算电路输出的μ值连接到串行LMS滤波器电路的第三个输入端，串行LMS滤波器的输出信号y(n)连接到输出调整电路的另一个输入端，输出调整电路输出消除噪声的信号Y(n)。本发明采用串行LMS滤波器电路，能够快速自动调整参数来消除噪声，提高了LMS滤波器的性能，降低了LMS滤波器成本，可广泛应用于信号去噪的应用中。

专利类型：发明专利

申请/专利号：CN200810052143.1

申请日期：2008-01-22

公开/公告号：CN101494448

公开/公告日：2009-07-29

主分类号：H03H21/00(2006.01)I

申请/专利权人:中国医学科学院生物医学工程研究所

发明/设计人:胡 勇;沈冲飞;崔红岩;谢小波

主申请人地址:300192天津市南开区白堤路236号

专利代理机构:天津盛理知识产权代理有限公司

代理人:王来佳

国别省市代码:天津;12

权利要求：

1.一种基于FPGA设计的串行自适应消噪模块，由信号转换电路、μ值计算电路、LMS滤波器电路及输出调整电路构成，其特征在于：该LMS滤波器电路为串行LMS滤波器电路，信号转换电路的两个输入端分别与原始信号s(n)及噪声输入信号r(n)相连接，信号转换电路输出转换后的输入信号s1(n)和参考信号r1(n)分别连接到串行LMS滤波器电路的两个输入端，该信号转换电路输出的缩小倍数b与μ值计算电路的输入端相连接，该信号转换电路输出的调整信号m与输出调整电路的一个输入端相连接，μ值计算电路输出的μ值连接到串行LMS滤波器电路的第三个输入端，串行LMS滤波器的输出信号y(n)连接到输出调整电路的另一个输入端，输出调整电路输出消除噪声的信号Y(n)。