利用4层系叠层体进行的半导体器件的制造方法

摘要：

本发明提供在半导体器件的光刻工序中在光致抗蚀剂的下层中使用的叠层体和使用该叠层体的半导体器件的制造方法。本发明的半导体器件的制造方法包括下述工序：在半导体基板上按照有机下层膜(A层)、含硅的硬掩模(B层)、有机防反射膜(C层)和光致抗蚀剂膜(D层)的顺序叠层各层的工序。包括使光致抗蚀剂膜(D层)形成抗蚀剂图形，按照抗蚀剂图形来蚀刻有机防反射膜(C层)，利用构图化了的有机防反射膜(C层)来蚀刻含硅的硬掩模(B层)，利用构图化了的含硅的硬掩模(B层)来蚀刻有机下层膜(A层)，利用构图化了的有机下层膜(A层)来加工半导体基板的工序。

专利类型：发明专利

申请/专利号：CN200780037889.9

申请日期：2007-10-12

公开/公告号：CN101523292

公开/公告日：2009-09-02

主分类号：G03F7/11(2006.01)I

申请/专利权人:日产化学工业株式会社

发明/设计人:竹井敏;中岛诚;境田康志;今村光;桥本圭祐;岸冈高广

主申请人地址:日本东京都

专利代理机构:北京市中咨律师事务所

代理人:段承恩%田 欣

国别省市代码:日本;JP

权利要求：

1. 一种半导体器件的制造方法，包括在半导体基板上按照有机下层膜(A层)、含硅的硬掩模(B层)、有机防反射膜(C层)和光致抗蚀剂膜(D层)的顺序叠层各层的工序。